绝对干货!PLL芯片接口常见的11个问题以及应对方法
来源:亚德诺半导体
1参考晶振有哪些要求?该如何选择参考源?波形: 可以使正弦波,也可以为方波。
功率: 满足参考输入灵敏度的要求。
稳定性: 通常用 TCXO,稳定性要求< 2 ppm。这里给出几种参考的稳定性指标和相位噪声指标。
频率范围: ADI 提供的 PLL 产品也可以工作在低于最小的参考输入频率下,条件是输入信号的转换速率要满足给定的要求。
建议
在PLL 频率综合器的设计中,我们推荐使用温度补偿型晶振(TCXO)。在需要微调参考的情况下使用 VCXO,需要注意 VCXO 灵敏度比较小,比如 100Hz/V,所以设计环路滤波器的带宽不能很大(比如 200Hz),否则构成滤波器的电容将会很大,而电阻会很小。普通有源晶振,由于其温度稳定性差,在高精度的频率设计中不推荐使用。
2能详细解释下控制时序、电平及要求吗?
ADI 的所有锁相环产品控制接口均为三线串行控制接口,如图 1所示。要注意的是:在 ADI 的PLL 产品中,大多数的时序图如图 1中上面的图所示,该图是错误的,正确的时序图如图 1中下面的图所示,LE 的上升沿应跟 Clock 的上升沿对齐,而非 Clock 的下降沿。
图 1. PLL 频率合成器的串行控制接口(3 Wire Serial Interface)
控制接口由时钟 CLOCK,数据 DATA,加载使能 LE 构成。加载使能 LE 的下降沿提供起始串行数据的同步。串行数据先移位到 PLL 频率合成器的移位寄存器中,然后在 LE 的上升沿更新内部相应寄存器。注意到时序图中有两种 LE 的控制方法。
SPI 控制接口为 3V/3.3V CMOS 电平。另外,需要注意的是对 PLL 芯片的寄存器进行写操作时,需要按照一定的次序来写, 具体请参照芯片资料中的描述。特别地,在对 ADF4360 的寄存器进行操作时,注意在写控制寄存器和 N计数器间要有一定的延时。
控制信号的产生,可以用 MCU,DSP,或者 FPGA。产生的时钟和数据一定要干净,过冲小。当用 FPGA 产生时,要避免竞争和冒险现象,防止产生毛刺。如果毛刺无法避免,可以在数据线和时钟线上并联一个 10~47pF 的电容,来吸收这些毛刺。
3控制多片 PLL 芯片时,串行控制线是否可以复用?一般地,控制 PLL 的信号包括:CE,LE,CLK,DATA。CLK 和 DATA 信号可以共用,即占用2 个 MCU 的 IO 口,用 LE 信号来控制对哪个 PLL 芯片进行操作。多个 LE 信号也可以共用一个MCU 的 IO 口,这时需要用 CE 信号对芯片进行上电和下电的控制。
4可否简要介绍环路滤波器参数的设置?ADIsimPLL V3.3 使应用工程师从繁杂的数学计算中解脱出来。我们只要输入设置环路滤波器的几个关键参数,ADIsimPLL 就可以自动计算出我们所需要的滤波器元器件的数值。这些参数包括,鉴相频率 PFD,电荷泵电流 Icp,环路带宽 BW,相位裕度,VCO 控制灵敏度 Kv,滤波器的形式(有源还是无源,阶数)。计算出的结果往往不是我们在市面上能够买到的元器件数值,只要选择一个最接近元器件的就可以。
通常环路的带宽设置为鉴相频率的 1/10 或者 1/20。相位裕度设置为 45 度。滤波器优先选择无源滤波器。滤波器开环增益和闭环增益以及相位噪声图之间的关系。闭环增益的转折频率就是环路带宽。相位噪声图上,该点对应于相位噪声曲线的转折频率。如果设计的锁相环噪声太大,就会出现频谱分析仪上看到的转折频率大于所设定的环路带宽。
5环路滤波器采用有源滤波器还是无源滤波器?有源滤波器因为采用放大器而引入噪声,所以采用有源滤波器的 PLL 产生的频率的相位噪声性能会比采用无源滤波器的 PLL 输出差。因此在设计中我们尽量选用无源滤波器。 其中三阶无源滤波器是最常用的一种结构。PLL 频率合成器的电荷泵电压 Vp 一般取 5V 或者稍高,电荷泵电流通过环路滤波器积分后的最大控制电压低于 Vp 或者接近 Vp。
如果VCO/VCXO 的控制电压在此范围之内,无源滤波器完全能够胜任;如果VCO/VCXO 的控制电压超出了 Vp,或者非常接近 Vp 的时候,就需要用有源滤波器。 在对环路误差信号进行滤波的同时,也提供一定的增益,从而调整VCO/VCXO控制电压到合适的范围。
那么如何选择有源滤波器的放大器呢?这类应用主要关心一下的技术指标:
低失调电压(Low Offset Voltage) [通常小于 500uV]低偏流(Low Bias Current) [通常小于 50pA]如果是单电源供电,需要考虑使用轨到轨(Rail-to-Rail)输出型放大器。
6PLL 对于 VCO 有什么要求? 如何设计 VCO 输出功率分配器?选择 VCO 时,尽量选择 VCO 的输出频率对应的控制电压在可用调谐电压范围的中点。选用低控制电压的 VCO 可以简化 PLL 设计。
VCO 的输出通过一个简单的电阻分配网络来完成功率分配。从 VCO 的输出看到电阻网络的阻抗为 18+(18+50)//(18+50)=52ohm。形成与 VCO 的输出阻抗匹配。下图中 ABC 三点功率关系。B,C 点的功率比 A 点小 6dB。
如下图是 ADF4360-7 输出频率在 850MHz~950MHz 时的输出匹配电路,注意该例是匹配到 50 欧的负载。如果负载是 75 欧,那么匹配电路无需改动,ADF4360-7 的输出级为电流源,负载值的小变动不会造成很大的影响,但要注意差分输出端的负载需相等。
7如何设置电荷泵的极性?在下列情况下,电荷泵的极性为正。
环路滤波器为无源滤波器,VCO 的控制灵敏度为正(即,随着控制电压的升高,输出频率增大)。在下列情况下,电荷泵的极性为负。
环路滤波器为有源滤波器,并且放大环节为反相放大;VCO 的控制灵敏度为正。环路滤波器为无源滤波器,VCO 的控制灵敏度为负。PLL分频应用,滤波器为无源型。即参考信号直接 RF 反馈分频输入端,VCO 反馈到参考输入的情况。 8锁定指示电路如何设计?PLL 锁定指示分为模拟锁定指示和数字锁定指示两种。
鉴相器和电荷泵原理图
数字锁定指示:
当 PFD 的输入端连续检测到相位误差小于 15ns 的次数为 3(5)次,那么 PLL 就会给出数字锁定指示。
数字锁定指示的工作频率范围:通常为 5kHz~50MHz。在更低的 PFD 频率上,漏电流会触发锁定指示电路;在更高的频率上,15ns 的时间裕度不再适合。在数字锁定指示的工作频段范围之外,推荐使用模拟锁定指示。
模拟锁定指示:
对电荷泵输入端的 Up 脉冲和 Down 脉冲进行异或处理后得出的脉冲串。所以当锁定时,锁定指示电路的输出为带窄负脉冲串的高电平信号。图为一个典型的模拟锁定指示输出(MUXOUT 输出端单独加上拉电阻的情况)。
模拟锁定指示的输出级为 N 沟道开漏结构,需要外接上拉电阻,通常为 10KOhm~160kohm。我们可以通过一个积分电路(低通滤波器)得到一个平坦的高电平输出,如图所是的蓝色框电路。
误锁定的一个条件:
参考信号REFIN信号丢失。当REFIN信号与PLL频合器断开连接时,PLL显然会失锁;然而,ADF41xx 系列的 PLL,其数字锁定指示用 REFIN 时钟来检查是否锁定,如果 PLL 先前已经锁定,REFIN 时钟突然丢失,PLL 会继续显示锁定状态。解决方法是使用模拟锁定指示。
当 VCXO 代替 VCO 时,PLL 常常失锁的原因。以 ADF4001 为例说明。VCXO 的输入阻抗通常较小(相对于 VCO 而言),大约为 100kohm。这样 VCXO 需要的电流必须由 PLL 来提供。PFD=2MHz, Icp=1.25mA,Vtune=4V,VCXO 输入阻抗=100kohm,VCXO 控制口电流=4/100k=40uA。在 PFD 输入端,用于抵消 VCXO 的输入电流而需要的静态相位误差
16ns>15ns,所以,数字锁定指示为低电平。
解决方法 1,使用模拟锁定指示。
解决方法2,使用更高的电荷泵电流来减小静态相位误差。增大环路滤波器电容,使放电变缓。
9PLL 对射频输入信号有什么要求?频率指标:可以工作在低于最小的射频输入信号频率上,条件是 RF 信号的 Slew Rate 满足要求。
例如,ADF4106 数据手册规定最小射频输入信号 500MHz,功率为-10dBm,这相应于峰峰值为200mV,slew rate=314V/us。如果您的输入信号频率低于 500MHz,但功率满足要求,并且slew rate 大于 314V/us,那么 ADF4106 同样能够正常工作。通常 LVDS 驱动器的转换速率可以很容易达到 1000V/us。
10PLL 芯片对电源的要求有哪些?要求 PLL 电源和电荷泵电源具有良好的退耦,相比之下,电荷泵的电源具有更加严格的要求。 具体实现如下:
在电源引脚出依次放置 0.1uF,0.01uF,100pF 的电容。最大限度滤除电源线上的干扰。大电容的等效串联电阻往往较大,而且对高频噪声的滤波效果较差,高频噪声的抑制需要用小容值的电容。下图可以看到,随着频率的升高,经过一定的转折频率后,电容开始呈现电感的特性。不同的电容值,其转折频率往往不同,电容越大,转折频率越低,其滤除高频信号的能力越差。
另外在电源线上串联一个小电阻(18ohm)也是隔离噪声的一种常用方法。
11内部集成了VCO 的ADF4360-x ,其VCO 中心频率如何设定?VCO 的中心频率由下列三个因素决定。
1)VCO 的电容 C VCO
2)由芯片内部 Bond Wires 引入的电感 L BW
3)外置电感 L EXT 。即
其中前2项由器件决定,这样只要给定一个外置电感,就可以得到VCO的输出 中心频率。VCO的控制灵敏度在相应的数据手册上给出。作为一个例子,下图给出了 ADF4360-7 的集成 VCO 特性。
ADF4360-7 VCO 输出中心频率与外置电感的关系
ADF4360-7 VCO 的灵敏度与外置电感的关系
电感的选取,最好选用高 Q 值的。 Coilcraft 公司是不错的选择。市面上常见的电感基本在 1nH以上。更小的电感可以用 PCB 导线制作。这里给出一个计算 PCB 引线电感的简单公式,如下图所示。
导线电感的模型
锁相环(PLL)芯片发展趋势与挑战分析-聚亿信息咨询
【出版机构】:聚亿信息咨询 (广东) 有限公司
聚亿信息咨询(Market Monitor Global)调研机构最新发布了【锁相环(PLL)芯片市场调研报告,全球行业规模展望2024-2030】 。本市场调研报告为读者提供专业且深入的产品销量、收入、价格、增长率、市场占有规模及竞争对手等数据分析,包含分析过去5年的市场历史数据,还结合市场动态分析预测未来5年的行业发展趋势,并提供销量预测、收入预测,帮助企业更加全面的了解锁相环(PLL)芯片产品的市场情况,促使协助各大企业采取有效的战略行动,作出明智决策,有效降低损失,提高收入,在市场获得行业内的前瞻性投资战略启发。
【报告详情】 中文标题:锁相环(PLL)芯片市场调研报告,全球行业规模展望2024-2030英文标题:Phase Locked Loop (PLL) Chip Market, Global Outlook and Forecast 2024-2030报告出版商:聚亿信息咨询(广东)有限公司(MARKET MONITOR GLOBAL)出版日期:2024年09月报告编码:705418报告格式:中文或英文PDF
【如您需要查看完整版(目录+图表)或申请报告样本可点击下方链接】 https://www.marketmonitorglobal.com.cn/reports/705418/phase-locked-loop--pll--chip
锁相环(Phase-Locked Loop, PLL)芯片是一种用于生成、稳定和调整频率信号的电子电路。它能够使输出信号的相位与输入信号的相位保持一致,从而实现对频率和相位的精确控制。PLL广泛应用于通信、音频处理、视频信号处理、时钟生成等领域。
本报告重点内容分析包括: 1、地区/国家:锁相环(PLL)芯片销量、收入预测2、企业表现:锁相环(PLL)芯片销量、价格、收入、毛利率分析3、产品分类:锁相环(PLL)芯片销量、价格、收入追踪4、应用领域:锁相环(PLL)芯片销量、价格、收入洞察
锁相环(PLL)芯片报告主要研究企业名单如下:IDT、 Texas Instruments、 Analog Devices Inc.、 Silicon Labs、 NXP USA Inc.、 pSemi、 ON Semiconductor、 Cypress Semiconductor Corp、 STMicroelectronics、 Microchip Technology、 Fujitsu Electronics America, Inc.、 Linear Technology、 Lattice Semiconductor Corporation、 Renesas、 Nisshinbo Micro Devices、 大普技术、 芯灵通、 Nexperia、 National Semiconductor、 Elantec、 Harris Corporation
锁相环(PLL)芯片报告主要研究产品类型包括:单频道、 双频道
锁相环(PLL)芯片报告主要研究应用领域,主要包括:电信网络、 汽车电子、 家用电器、 其他
【主要章节简要介绍】 第1章:锁相环(PLL)芯片产品定义的介绍、主要分类、市场概览、主要应用及亮点内容等。第2章:全球锁相环(PLL)芯片总体市场规模,历史数据及未来几年的预测与展望(2019-2030)第3章:全球Top3和Top5的锁相环(PLL)芯片主要厂商竞争态势,销量、价格、收入、市场份额、最新动态、未来计划、并购等(2019-2024)第4章:全球锁相环(PLL)芯片主要分类的销量、收入、价格等,历史规模及未来趋势(2019-2030)第5章:全球锁相环(PLL)芯片主要应用的销量、收入、价格等,历史规模及未来趋势(2019-2030)第6章:全球锁相环(PLL)芯片主要地区、主要国家的销量、收入、价格等规模细分(2019-2030)第7章:全球锁相环(PLL)芯片主要厂商的企业动态、最新发展计划,包含产地分布、产品规格、型号及应用介绍、销量、收入、价格、毛利率等(2019-2024)第8章:全球锁相环(PLL)芯片产能、产量分析,包括主要地区的产能及主要企业的产能。第9章:锁相环(PLL)芯片行业的驱动因素、阻碍因素、挑战及风险分析。第10章:产业链分析,上游、下游、典型客户及销售渠道分析等。第11章:报告总结
【报告内容具备专业性建议与战略指引作用】 一、产品细分组合分析报告细致梳理了锁相环(PLL)芯片行业的各类产品,不仅按产品类型进行了详尽的市场分析,还从应用角度出发,深入探讨了各产品在不同领域的应用现状和增长潜力。这一分析有助于读者准确识别行业的未来增长点,把握发展机遇。
二、产业链及分销渠道洞察锁相环(PLL)芯片报告精准识别了推动市场需求增长的关键分销渠道,并对各渠道的当前、历史及未来市场份额进行了细致估计。这一洞察使读者能够深入理解市场需求背后的核心驱动力,从而灵活调整业务策略,制定更加有效的营销策略。通过提供主要渠道的市场份额预测,报告为读者的战略决策提供了坚实的数据支持。
三、核心企业概览与销售数据分析本报告针对全球范围内的锁相环(PLL)芯片行业领军企业进行了深入研究,不仅提供了企业简介,还汇集了这些企业的关键行业数据,包括销量、收入、市场份额、价格走势以及产地分布等。这些详实的数据和分析有助于读者全面了解行业领先者的经营状况,为自身业务的发展提供有力参考。
【关于我们】 聚亿信息咨询(广东)有限公司,英文名MARKET MONITOR GLOBAL, INC (MMG)是一家致力于市场行业深度分析与洞察的权威调查机构,专注全球与中国新兴产业的市场研究与咨询,服务领域涵盖半导体(包括工艺设备、零部件、材料、芯片和技术)、化工材料(石油化工、煤化工、精细化学品、高纯材料、金属材料、绿色环保材料)、绿色能源(光伏、风电)、汽车(新能源汽车、智能汽车、网联汽车及其产业链)、工业及自动化(机器人、IOT物联网、自动化技术及设备)、机械领域(工程机械、先进机床及配套产业链)、电子及家电消费品产业链、医疗器械及产业链、食品药品及产业链等多个关键行业。我们每年通过实地走访和电话调研超过20000家产业链企业,以积累丰富且精准的市场信息和行业数据。同时还提供全面的市场调查报告、可行性研究、IPO咨询、商业计划书及咨询服务,满足企业对市场数据多元化的需求。
相关问答
pll10-ce6是什么?
pll10-ce6集成电路是一种微型电子器件或部件。具体内容如下:采用一定的工艺,把一个电路中所需的晶体管、电阻、电容和电感等元件及布线互连一起,制作在一小...
1541芯片介绍?
1541芯片,低噪声PLL优化技术,降低抖动,通过日本HI-Res标准认证,高度还原音频,蓝牙基站模式,可做蓝牙收发器,没有模拟也可以单独使用,连接USB设备可作为蓝...1...
芯片的分类和特点?
芯片的英文名就是microchip,又被称为微电路、微芯片、集成电路,它其实是半导体元件产品的统称。芯片的分类有很多,按照不同的处理信号可分为模拟芯片和数字芯...
成都芯片公司排名?
由于成都高校电子信息产业在国内一直实力较为突出,像电子科大一直都是华为招聘最喜欢的学校,人才优势是成都发展芯片产业最重要的暴涨,成都芯片产业相对来说,...
印制电路板和半导体芯片的区别?
而芯片是半导体元件产品的统称,是集成电路的载体,由晶圆分割而成。芯片组主要决定主板的功能,进而影响到整个电脑系统性能的发挥,是主板的核心组成部分。2、...
主板上的IC是什么?
ITE那个是lpcio芯片LPCIO:是台式电脑LPC接口输出输入芯片。其中国内多采用WINBOND华邦公司的产品。简单来讲就是时钟发生器PLL(PhaseLockedLogic,相同步逻...
芯片有坏的可能吗?
对大公司来说,这是需要几千名员工协作的工作.芯片测试的目的是快速了解它的体质.大公司的每日流水的芯片就有几万片,测试的压力是非常大.当芯片被晶圆厂制...
述时钟系统的特点?
基于CMOS工艺的高性能处理器时钟系统,集成PLL可以从内部触发,比从外部触发更快且更准确,能有效地避免一些与信号完整性相关的问题。锁相环在时钟产生中应用。...
哪些CPU能够超频?-199****8451的回答-懂得
应该不可以吧基本都可以。。。只要BIOS中有选项...单不能超太高..那样开不了机...如果想超就加电压...BIOS中有此选项一、超频基2113础超频,顾...
哪家公司研发高性能集成芯片好?
全球算力最AI智能芯片华为昇腾910华为在深圳总部推出“算力最强”的AI(人工智能)处理器Ascend910(昇腾910),同时推出全场景AI计算框架MindSpore。是一款具...