芯片行业说的IP，是什么？

将半导体知识产权 (IP) 模块集成到复杂的集成电路 (IC) 设计中带来了许多严峻的挑战。现代 IC 设计团队通常分布在不同的国家，他们必须合作以应对多工具设计流程，并且经常缺乏本地开发的半导体 IP 专业知识。此外，向基于小芯片的设计的转变以及遵守出口管制等严格法规的压力要求对内部和第三方 IP（知识产权）进行严格的可追溯性和有效管理。

本文深入探讨了半导体 IP 的世界，如何对 IP 进行分类，在整个生命周期中管理这些重要资产所面临的挑战和趋势，小芯片对 IP 管理的影响，以及简化半导体 IP 管理的关键策略。

什么是半导体IP？

半导体 IP 模块或 IP 核是片上系统 (SoC) 和集成电路 (IC) 设计的基础元素。这些预先设计和预先验证的设计组件允许重复使用现有功能元素，从而简化了开发过程，加快了设计流程，使设计人员能够专注于创新产品差异化。

IP 核的复杂程度取决于特定的设计要求。如图 1 所示，在 SoC 中，简单的 IP 块包括内存和外围子系统，如通用串行总线 (USB)。更复杂的 IP 块通常由专业公司开发，包括主处理器内核，如 GPU 和 CPU。有效管理这些 IP 至关重要。

半导体IP简史

半导体知识产权 (IP) 的历史反映了基于模块化的设计方法的关键转变，这种方法使芯片设计民主化并塑造了数十年的电子设计行业。一、20 世纪 80 年代：设计库的早期发展 20 世纪 80 年代计算机辅助设计 (CAD) 工具的出现开启了芯片开发的新纪元。对于日益复杂和集成的 SoC，小公司几乎不可能（负担不起）自行开发所有必要的模块。因此，SoC 开发人员开始认识到共享和授权以前的设计元素（原始硅 IP 核）的价值，以降低开发成本。二、20 世纪 90 年代：硅 IP 市场的崛起 20 世纪 90 年代，电子行业迎来了爆炸式增长，无线电话、游戏机和个人电脑等行业的蓬勃发展推动了这一行业的发展。这一繁荣促使半导体设计公司缩短产品上市时间，并通过 IP 重用更快地转向新工艺节点。ASIC 公司创造了“内容”，催生了早期的 IP 公司。随着对 IP 的需求不断增长，本世纪后半叶出现了多家第三方 IP 供应商，例如 Artisan Components 和 Virage Logic。三、21 世纪：整合与融合 最初只是简单的 RTL（寄存器传输级）数据，现在已经发生了重大变化，现在包含一套复杂的功能，包括模拟和数字组件、验证套件、综合脚本等。更复杂的 IP 核的成本可能高达数十万到数百万美元。为了促进无缝 IP 集成，AMBA 等标准已经开发出来。此外，半导体 IP 领域也经历了相当大的整合，ARM、Synopsys 和 Cadence 等行业巨头纷纷收购规模较小的 IP 提供商，以扩大其产品组合。

半导体知识产权的类型

半导体IP核根据技术和业务特点有多种分类，以下是一些常见的组织方案。

硬 IP 核与软 IP 核

一、硬 IP 核 硬 IP 核是针对特定芯片制造工艺定制的特定物理实现，通常与特定代工厂的要求一致。这些核已经过综合、布局和布线。常见的硬 IP 核包括内存控制器（例如 DDR）和模拟或混合信号 IP 块。硬IP核的特点：物理规范格式：硬 IP 以可立即使用的晶体管布局格式提供。特定于工艺的设计：这些核心针对特定代工厂的工艺进行了优化，重点关注该特定制造方法内的性能、功率和面积效率。固定功能：硬 IP 核专为特定功能或任务而设计，无法轻松修改或定制。它们也几乎不需要额外的设计工作即可集成。可预测的性能：由于硬IP是在物理层面实现的，因此可以提供可靠且特定的芯片性能。二、软IP核 作为一种动态替代方案，软 IP 核提供可配置选项，从而提供增强的灵活性和适应性。常见的软 IP 核包括数字模块的可合成 RTL 设计、可配置的模拟 IP 以及专为合成到目标技术而设计的处理器核。软IP核的特点：可配置性：软 IP 为 SoC 设计工程师在设计探索和优化阶段提供了更大的自由度。它们在更高的抽象级别上运行，因此可以根据特定的应用需求进行修改。灵活性：这些核心与技术无关，可以综合并适应不同的工艺技术。

不同的半导体IP来源

半导体IP主要有两个来源：第三方或内部开发团队。一、第三方IP定义 第三方硅 IP 是从外部供应商处获得许可的，这使 IC 设计人员能够访问各种功能，而无需从头开始设计。获取第三方 IP 通常涉及许可协议和版税支付，这可能会影响项目成本和知识产权所有权。对于此类 IP，组织必须跟踪和维护供应商关系、供应商供应链（出于监管和安全原因）、规模成本以及许可条款和条件的业务方面。二、内部IP的定义 内部团队开发半导体 IP 核以满足定制和特定设计需求。内部开发的 IP 需要经过彻底的验证和确认流程，以确保功能性、可靠性以及与其他系统组件的兼容性。设计团队必须确保持续的维护和支持，包括针对较小工艺节点或设计修订的更新。

按功能划分的主要IP类别

半导体 IP 还可以按照关键功能进行分类，以便于有效地发现和选择。这些类别包括：处理器 IP：这些是中央处理单元 (CPU) 和加速器的核心，从简单的微控制器到复杂的多核处理器。存储器 IP：SRAM（静态随机存取存储器）、DRAM（动态 RAM）、Flash 和 ROM（只读存储器）等存储器系统在 IC 内存储数据和指令。模拟和混合信号 IP：这些 IP 核有助于处理模拟信号，例如模数转换器 (ADC)、数模转换器 (DAC)、模拟滤波器、PLL（锁相环）、SerDes 和电源管理。接口IP：这些IP核支持IC内不同组件之间或IC之间的通信，包括USB、PCIe、HDMI（高清多媒体接口）、以太网和其他标准接口。安全 IP：安全 IP 核专为硬件级加密、身份验证和其他安全功能而设计，以保护 IC 免受未经授权的访问或攻击验证 IP (VIP)：VIP 是预先设计的验证组件和测试台，用于验证 IP 核和设计的功能和性能。它们可能包括一组用于验证总线协议的断言或旨在在定义的验证方法中使用的模块。VIP 的示例包括 FEC、CRC、UCIe1.2 和 USBV4。RF（射频）IP：这些核心将 RF 功能添加到 SoC 设计中，包括发射器、接收器、合成器、低噪声放大器和功率放大器。每个类别在复杂的半导体设计生态系统中都发挥着特定的作用。

按开发方法对 IP 进行分类

虽然对 IP 进行分类的主要方式之一是按功能，但 Keysight 提出了一种新的分类维度：开发方法。通过更深入地了解IP驱动的设计方法论，开发团队可以对设计策略和开发资源的优化有更多的了解。

一、第三方 IP 为了加快设计周期和提高生产率，越来越多的公司开始向第三方 IP 供应商寻求各种高质量的预制组件。第三方 IP 的常见示例包括 CPU 内核、内存单元和加速器，它们在现代芯片设计中发挥着关键作用。但是，考虑芯片的基本构建块也很重要，例如 PDK、原始库、标准单元和专用集成电路 (ASIC) 库。评估这些基本构建块不仅要考虑其技术优点（例如，最终设计中优化的功率和面积），还要考虑非技术指标（例如，集成所需的工作量），这为未来的项目规划提供了宝贵的见解。在组织层面，IP 采购团队需要跟踪第三方 IP 的业务方面。在选择第三方 IP 时，不仅要权衡技术和运营优点，还要权衡其业务影响。与 IP 供应商的业务关系、大规模购买 IP 的成本影响以及在特定应用中使用 IP 的许可协议等因素都是关键考虑因素。通过将 IP 的技术评估与强大的业务分析相结合，采购团队可以做出明智的决策，确保第三方 IP 符合他们的战略目标和设计要求。二、企业知识产权 在快速发展的半导体设计领域，企业知识产权 (IP) 是产品差异化的关键要素。这通常涉及直接应用已发布的 IP 版本。为了培养这样的企业 IP，半导体公司要么收购规模较小的 IP 公司，要么要求专业团队有机增长，以发挥其专业知识。这些专业部门通常充当参与片上系统 (SoC) 设计的其他产品团队的内部服务提供商，在公司的创新工作中发挥着至关重要的作用。从运营和技术角度来看，这些内部团队的功能相当于第三方 IP 供应商，尽管没有第三方业务管理的复杂性。电子设计自动化 (EDA) 团队是一个常见但经常被忽视的例子。EDA 团队通过与代工厂对接和为中大型半导体公司建模定制来管理工艺设计套件 (PDK)。采用第三方 IP 供应商的运营效率和思维方式对于这些专业团队充分利用其在企业 IP 战略中的作用至关重要。这涉及在整个 IP 生命周期中细致地跟踪他们的内部客户、每个团队使用的特定 IP 版本以及在客户项目中发现的任何问题。实施精简的发布方法并利用跟踪的数据来规划未来的修改是提高企业 IP 重用效率和生产力的关键步骤。三、社区IP 社区 IP 可实现有效的 IP 重用策略，因此设计团队可以利用以前成功的设计项目中的可信 IP 来源。如果社区 IP 以前有效，则只需根据新项目要求对其进行验证即可。一个典型的例子是锁相环 (PLL) IP，它通常用于组织内各种应用的芯片设计。然而，PLL 的规格和要求因项目而异。工程团队倾向于修改或增强已成功设计的 PLL 的功能和性能，以满足新应用的需求，而不是重新开始每个 PLL 设计。PLL IP 的重复使用不仅大大缩短了设计周期，而且还降低了总体开发成本。

什么是 IP 重用

半导体 IP 重用是 SoC（片上系统）设计中必不可少的策略，随着越来越多的系统公司选择内部开发大量组件，这一策略变得越来越重要。这种方法的核心是在新项目中使用预先存在的、经过验证的半导体知识产权 (IP) 核心或设计模块，从而避免从头开发新 IP，从而简化设计流程。一、半导体设计中 IP 重用的主要优势 更快的设计周期：重复使用 IP 可以大幅缩短开发时间，使设计人员能够将资源分配给 SoC 设计的其他关键方面。增强产品差异化：IP 重用可以让工程师有更多的时间专注于开发更高级、创新的功能，而非基础功能。降低成本和风险：通过利用预先测试的 IP 块，公司可以降低财务支出以及与现代设计中的性能缺陷相关的风险。二、什么是半导体 IP 生命周期 半导体 IP 生命周期描述了硅 IP 核从创建到退役的各个阶段。了解 IP 生命周期对于有效管理片上系统 (SoC) 设计的复杂性和确保 IP 发挥其作用至关重要。识别：设计团队确定 SoC 的具体 IP 要求。根据所需的功能，团队决定是否开发或重复使用内部 IP、从第三方供应商获得许可或利用开源 IP。开发：无论是收购还是内部开发，IP 都要经过严格的开发、验证和质量控制流程，以满足行业标准和设计要求。集成：硅片 IP 验证后，会将其编入组织的设计库中。然后，SoC 开发人员选择并将其集成到系统架构中，并将其与其他组件连接起来，确保兼容性和功能性。验证：设计工程师通过广泛的测试和模拟方法确保集成的 IP 核满足严格的功能、性能和可靠性要求。部署：验证成功后，SoC 设计进入物理芯片的制造过程。版本控制：随着时间的推移，IP 核可能会进行优化，包括更新新工艺节点、修复错误和增强性能。有效的版本控制可确保设计人员使用每个 IP 的正确版本。跟踪：有效的半导体 IP 管理包括跟踪其在各个项目中的使用情况、管理依赖关系、更新其物料清单 (BoM) 以及保持可追溯性以符合监管要求。退役：随着新标准和新要求的出现，旧的 IP 核将变得过时。但是，可能仍需要保留其文档以满足旧芯片的合同和监管义务。

参考链接

https://www.keysight.com/blogs/en/tech/sim-des/2024/5/1/semiconductor-ip-management-strategies-to-accelerate-design-flows 来源 | 半导体行业观察（ID：icbank）编译自keysight

☞商务合作：☏ 请致电 010-82306118 / ✐ 或致件 Tiger@chinaaet.com

赋能设备更多可能，英集芯协议降压芯片IP6529详解

前言

目前很多的设备中都采用着DC-DC降压转换器芯片来处理较高的输入电压，其主要用于将一个电压级别转换为比它低的另一个电压级别。这种类型的转换器在各种电子设备中非常常见，特别是在需要将电池或外部电源的高电压转换为设备内部电路所需的更低电压时。

这种芯片的主要工作原理通常基于开关模式电源技术。这种技术使用电子开关（如晶体管）和储能元件（如电感和电容）来转换电压。转换器通过快速开关电子开关（通常是以数十至数百千赫兹的频率）来控制能量从输入端到输出端的转移。

充电头网了解到英集芯推出过一款DC-DC降压芯片IP6529，并且将多种充电协议集成到该芯片之中，省去了单独协议芯片的需要，让PCBA板上元件布局更加紧凑和精简，大幅度优化了整体设计的空间利用率，同时有效降低设备的开发成本，提高了制造效率。

同时IP6529还成功通过了UFCS融合快充认证，获得了UFCS认证证书，证书编号为0302347161002R0M-UFCS00046，这代表着通过采用IP6529这款芯片可让充电器的兼容性大大提高，能使消费者的充电体验更加优秀。

英集芯IP6529

英集芯IP6529是一款支持最大45W，集成多种快充输出协议的降压芯片，采用简洁的外围设计，集成I²C控制器，可以通过外部MCU 读取电压、电流、PDO等相关信息，同时可以对PDO进行再次配置，特别适合客户用于外带显示，例如数码管或者储存能带面板显示等相关应用。

IP6529支持PD3.1/PD2.0/PPS/UFCS/QC2.0/QC3.0/QC3+/AFC/FCP等多种快充协议，通过了UFCS融合快充协议认证，认证编号0302347161002R0M-UFCS00046。IP6529内置功率MOS管，降压转换器的转换效率最高可达92.7%，输入电压范围是 7.3V 到 32V，输出电压范围是 3V 到 21V，能提供最大 45W 的输出功率，能够根据识别到的快充协议自动调整输出电压和电流。

IP6529 的输出具有 CV/CC 特性，当输出电流小于设定值时进入CV 模式，输出电压恒定；当输出电流大于设定值时进入CC模式，随着输出电流的增大，输出电压会逐渐降低。

IP6529还具备多种保护功能，具有输入过压、欠压保护，输出过流、过压、欠压、短路保护等功能，内置 12-bitADC，可以精确测量输入电压、输出电压电流以及芯片温度，可以通过I²C 来读取输出电压和输出电流的信息。同时，IP6529具有软启动功能，可以防止启动时的冲击电流影响输入电源的稳定。

IP6529采用QFN24(4mm*4mm)封装，适用于USB PD快充适配器等领域。

充电头网总结

英集芯IP6529是一款降压芯片，支持最大45W输出功率，集成多种快充输出协议。其简洁外围设计配备I²C控制器，可通过外部MCU读取相关信息并重新配置PDO，支持PD3.1/UFCS等多种快充协议，降压转换效率高达92.7%，输入电压范围7.3V到32V，输出电压范围3V到21V。具备CV/CC特性和多重保护功能，内置12-bitADC，可精确测量电压、电流和温度。此外，还具备软启动功能，有效提高系统稳定性，采用QFN24封装，适用于USB PD快充适配器等场景。

上海羊羽卓进出口贸易有限公司

芯片中心

芯片ip 芯片行业说的IP，是什么？

芯片行业说的IP，是什么？

赋能设备更多可能，英集芯协议降压芯片IP6529详解

前言

英集芯IP6529

充电头网总结

猜你喜欢

制冷芯片科学家让电卡制冷器件实现瓦级别功率，有望实现电池的高效冷却

51芯片(51芯片的两个中断IO分时是)

pic芯片 Microchip发布PIC16F13145系列MCU，促进可定制逻辑的新发展

恒流源芯片几种常见LED的恒流驱动方案

关键词(关键词搜索)

芯片键合带你了解引线键合(WB)—将芯片装配到PCB上的方法

芯片中心

芯片行业说的IP，是什么？

赋能设备更多可能，英集芯协议降压芯片IP6529详解

前言

英集芯IP6529

充电头网总结

猜你喜欢

制冷芯片 科学家让电卡制冷器件实现瓦级别功率，有望实现电池的高效冷却

51芯片(51芯片的两个中断IO分时是)

pic芯片 Microchip发布PIC16F13145系列MCU，促进可定制逻辑的新发展

恒流源芯片 几种常见LED的恒流驱动方案

关键词(关键词搜索)

芯片键合 带你了解引线键合(WB)—将芯片装配到PCB上的方法

制冷芯片科学家让电卡制冷器件实现瓦级别功率，有望实现电池的高效冷却

恒流源芯片几种常见LED的恒流驱动方案

芯片键合带你了解引线键合(WB)—将芯片装配到PCB上的方法